>> Tecnologia eletrônica >  >> Áudio pessoal >> rádio-relógio

O que é relógio SR FLIP-FLOP?

Clocked SR FLIP-FLOP:Uma explicação no nível do portão



A clocked sr flip-flop é um bloco de construção fundamental em circuitos lógicos seqüenciais. É um tipo de trava que incorpora um sinal de relógio Para controlar quando o flip-flop atualizar sua saída. Isso o torna adequado para a construção de circuitos síncronos, onde todas as mudanças de estado ocorrem em horários específicos definidos pelo relógio.

Aqui está um colapso de como funciona:

componentes:

* SR LACK: O núcleo do FLIP-FLOP SR com relógio é uma trava SR simples, construída com dois portões (ou portões de Nand, dependendo da implementação).
* Entrada do relógio: Esta entrada controla o tempo da mudança de saída. O flip-flop apenas atualiza seu estado de saída quando o sinal do relógio está ativo (normalmente um alto nível lógico).
* entradas (s e r):
* s (set): Define a saída Q a '1'.
* r (redefinir): Redefina a saída Q para '0'.
* saídas (q e q '):
* q: A saída principal representando o estado atual.
* q ': O complemento da saída Q (sempre o nível lógico oposto).

Operação:

1. relógio baixo (inativo): Enquanto o sinal do relógio é baixo, o flip-flop está "bloqueado" e as saídas permanecem inalteradas, independentemente dos valores de entrada S e R. Isso ocorre porque a entrada do relógio bloqueia a trava SR de reagir a essas entradas.
2. relógio alto (ativo): Quando o sinal do relógio é alto, o flip-flop se torna sensível às entradas S e R.
* s =1, r =0: A saída q está definida como '1' e a saída Q 'está definida como' 0 '.
* s =0, r =1: A saída Q é redefinida para '0' e a saída Q 'está definida como' 1 '.
* s =0, r =0: A saída Q mantém seu estado anterior.
* s =1, r =1: Esta combinação de entrada é proibida como leva a um estado indefinido. Esse estado não deve ocorrer em circuitos adequadamente projetados.

Por que usar um sr flip-flop com relógio?

* Sincronização: Ele permite atualizações controladas e cronometradas da saída, tornando -o ideal para a construção de sistemas digitais síncronos.
* Retenção de estado: O flip-flop mantém seu estado mesmo quando os sinais de entrada mudam, desde que o relógio seja baixo.

Exemplo:

Imagine um contador simples que incenta um valor a cada pulso do relógio. Você pode construir isso usando um flip-flop SR com relógio, onde a saída Q representa a contagem atual.

Nota: Existem outras variações de chinelos de SR com relógio, como acionado com arestas Versões que atualizam apenas a borda subir ou queda do relógio.

Deixe -me saber se você quiser explorar algum desses tópicos mais!