No campo de FPGAs (Field-Programmable Gate Arrays), NGC significa "Native Circuit Generator". Refere-se a uma ferramenta ou tecnologia fornecida por fornecedores de FPGA como Intel (anteriormente Altera) para converter código de linguagem de descrição de hardware (HDL) legível por humanos, como Verilog ou VHDL, em um formato especificamente otimizado para sua arquitetura FPGA.
O processo NGC pode ser dividido em algumas etapas principais:
1. Síntese HDL:Durante esta fase, o código HDL é analisado e sintetizado para gerar uma netlist representando o design do hardware.
2. Posicionamento e Roteamento:O netlist é usado para determinar o melhor arranjo dos elementos lógicos e suas conexões dentro do FPGA. Esta etapa otimiza fatores como desempenho, tempo e utilização de recursos.
3. Análise de tempo:Após a colocação e roteamento, a análise de tempo é realizada para garantir que o circuito atenda às restrições de tempo exigidas. Ajustes podem ser feitos para melhorar ainda mais o desempenho ou cumprir as metas de tempo.
4. Geração de arquivo de configuração:Depois que o projeto é otimizado, um arquivo de configuração é gerado especificamente para o dispositivo FPGA de destino. Este arquivo contém todas as informações necessárias para programar o FPGA e configurar seus recursos internos.
5. Programação FPGA:Finalmente, o arquivo de configuração gerado é usado para programar o chip FPGA. Ao carregar o arquivo de configuração no FPGA, o projeto é implementado e torna-se funcional na plataforma de hardware.
A vantagem de usar o NGC é que ele fornece um caminho de otimização específico do fornecedor que aproveita os recursos da arquitetura FPGA de destino. Muitas vezes resulta em melhor desempenho, utilização otimizada de recursos e tempos de compilação mais curtos em comparação com abordagens genéricas. Além disso, o NGC simplifica o processo de programação e agiliza o fluxo desde o design HDL até a implementação funcional do FPGA.
